4.2防護設計要點：

　　D1、D2、D3組成usb接口防護電路，能快速泄放靜電干擾，避免內(nèi)部電路遭受靜電的干擾。

　　C5、C6為接口地和數(shù)字地之間的跨接電容，典型取值為1000pF，耐壓要求達到2KV以上。

　　4.3 特殊要求：

　　4.3 R1、R2為限流電阻，差分線之間耦合會影響信號線的外在阻抗，可以用此電阻實現(xiàn)終端佳匹配，使用時根據(jù)實際情況進行調(diào)整。

　　4.4 器件選型要求：

　　L1為共模電感，共模電感阻抗選擇范圍為60Ω/100MHz~120Ω/100MHz，典型值選取90Ω/100MHz

　　L2選用磁珠，磁珠阻抗范圍為100Ω/100MHz~1000Ω/100MHz，典型值選取600Ω/100MHz ；磁珠在選取時通流量應符合電路電流的要求，磁珠推薦使用電源用磁珠

　　C3、C4兩個電容在取值時要相差100倍，典型值為1000pF、0.1uF；小電容用濾除電源上的高頻干擾，大電容用于濾除電源線上的紋波干擾；

　　D1、D2、D3選用TVS，TVS反向關(guān)斷電壓為5V。TVS管的結(jié)電容對信號傳輸頻率有一定的影響，usb2.0的TVS結(jié)電容小于5pF；

　　C5、C6為接口地和數(shù)字地之間的跨接電容，典型取值為1000pF，耐壓要求達到2KV以上。

　　4.5 相關(guān)電磁兼容器件選型建議清單

　　 五、PCB設計說明

　　5.1布局設計要點

　　元器件布局要按照信號流向進行布局；

　　防護器件要盡可能的靠近接口放置，確保引線電感小，以保證防護器件能正常的進行防護動作。

　　應將芯片放置在離地層近的信號層，并盡量靠近usb插座，縮短差分線走線距離。

　　5.2布線設計要點

　　共模電感下方不能走其它信號線。

　　如果usb接口芯片需串聯(lián)端電阻或者D線接上拉電阻時．務必將這些電阻盡可能的靠近芯片放置。

　　將usb差分信號線布在離地層近的信號層。

　　保持usb差分線下端地層完整性，如果分割差分線下端的地層，會造成差分線阻抗的不連續(xù)性，并會增加外部噪聲對差分線的影響。

　　在usb差分線的布線過程中，應避免在差分線上放置過孔（via），過孔會造成差分線阻抗失配。

　　保證差分線的線間距在走線過程中的一致性，如果在走線過程中差分線的間距發(fā)生改變，會造成差分線阻抗的不連續(xù)性。

　　在繪制差分線的過程中，使用45°彎角或圓弧彎角來代替90°彎角，并盡量在差分線周圍的150 mil范圍內(nèi)不要走其他的信號線，特別是邊沿比較陡峭的數(shù)字信號線更加要注意其走線不能影響usb差分線。