隨著超大規(guī)模集成電路工藝的發(fā)展，芯片工作電壓越來(lái)越低，而工作速度越來(lái)越快，功耗越來(lái)越大，單板的密度也越來(lái)越高，因此對(duì)電源供應(yīng)系統(tǒng)在整個(gè)工作頻帶內(nèi)的穩(wěn)定性提出了更高的要求。電源完整性設(shè)計(jì)的水平直接影響著系統(tǒng)的性能，如整機(jī)可靠性，信噪比與誤碼率，及EMI/EMC等重要指標(biāo)。板級(jí)電源通道阻抗過(guò)高和同步開(kāi)關(guān)噪聲SSN過(guò)大會(huì)帶來(lái)嚴(yán)重的電源完整性問(wèn)題，這些會(huì)給器件及系統(tǒng)工作穩(wěn)定性帶來(lái)致命的影響。PI設(shè)計(jì)就是通過(guò)合理的平面電容、分立電容、平面分割應(yīng)用確保板級(jí)電源通道阻抗?jié)M足要求，確保板級(jí)電源質(zhì)量符合器件及產(chǎn)品要求，確保信號(hào)質(zhì)量及器件、產(chǎn)品穩(wěn)定工作。
電源完整性PI與信號(hào)完整性SI的相互影響：從整個(gè)仿真領(lǐng)域來(lái)看，剛開(kāi)始大家都把注意力放在信號(hào)完整性上，但是實(shí)際上電源完整性和信號(hào)完整性是相互影響相互制約的。電源、地平面在供電的同時(shí)也給信號(hào)線提供參考回路，直接決定回流路徑，從而影響信號(hào)的完整性；同樣信號(hào)完整性的不同處理方法也會(huì)給電源系統(tǒng)帶來(lái)不同的沖擊，進(jìn)而影響電源的完整性設(shè)計(jì)。所以對(duì)電源完整性和信號(hào)的完整性地融會(huì)貫通是很有益處的。設(shè)計(jì)工程師在掌握了信號(hào)完整性設(shè)計(jì)方法之后，充實(shí)電源完整性設(shè)計(jì)知識(shí)顯得很有必要。
電源完整性研究的內(nèi)容：電源完整性仿真的內(nèi)容很多，但主要的幾個(gè)方面如下：
1：板級(jí)電源通道阻抗仿真分析，在充分利用平面電容的基礎(chǔ)上，通過(guò)仿真分析確定旁路電容的數(shù)量、種類、位置等，以確保板級(jí)電源通道阻抗?jié)M足器件穩(wěn)定工作要求。
2：板級(jí)直流壓降仿真分析，確保板級(jí)電源通道滿足器件的壓降限制要求。
3：板級(jí)諧振分析，避免板級(jí)諧振對(duì)電源質(zhì)量及EMI的致命影響等。
電源分配系統(tǒng)（PDS）：上圖是一張經(jīng)典的電源分配系統(tǒng)特性 圖，相信大家都比較熟悉。從這個(gè)圖里面，我們可以將整個(gè)電源頻段分成幾部分。在低頻段，電源噪聲主要靠電源轉(zhuǎn)換芯片VRM來(lái)濾波。在幾MHZ到幾百M(fèi)HZ的頻段，電源噪聲主要是由板級(jí)分立電容和PCB的電源地平面對(duì)來(lái)濾波。在高頻部分，電源噪聲主要是由PCB的電源地平面對(duì)和芯片內(nèi)部的高頻電容來(lái)濾波。我們?cè)谧龇抡娴臅r(shí)候，對(duì)低頻和高頻部分的仿真精度都還不準(zhǔn)確，真正有意義的頻段主要還是在幾MHZ到幾百M(fèi)HZ這個(gè)頻段。
目標(biāo)阻抗Ztarget
該聊聊大家都很熟悉的目標(biāo)阻抗Ztarget了。筆者認(rèn)為，這個(gè)目標(biāo)阻抗是電源完整性仿真里的一個(gè)有用但不的標(biāo)準(zhǔn)。
其中：Ztarget目標(biāo)阻抗
Power Supply Voltage是工作電壓
Allowed Ripple 是允許的工作電壓紋波系數(shù)
Current 是工作電流，目前這個(gè)值是用大電流的1/2來(lái)替代。
大家都知道，電源測(cè)試的時(shí)候，主要是測(cè)試紋波，噪聲，但是業(yè)界目前還很難通過(guò)軟件進(jìn)行時(shí)域的紋波噪聲仿真（一些大公司已經(jīng)通過(guò)測(cè)試來(lái)建立芯片的噪聲模型， 然后用這個(gè)模型直接仿真，得到的結(jié)果就是電源噪聲，但目前還處于探索階段，沒(méi)有推廣使用），而是仿真電源分配系統(tǒng)的電源阻抗，他們的關(guān)系可以通過(guò)V=R/I來(lái)聯(lián)系。因此如果還是仿真阻抗曲線的話，測(cè)試與仿真不能形成閉環(huán)。
