避免晶振振蕩器的不穩(wěn)定與啟振問題

　　選擇合適的C1和C2的值就能夠滿足以上與CL的方程（整體的思路見3）。通常需要C1和C2的值近似相等。C1和/或C2的值較大時(shí)能夠增加頻率的穩(wěn)定性，但會(huì)減少回路增益并且可能會(huì)引起整個(gè)晶振振蕩器的起振問題。

　　R1的主要被用來限制反相器（inverter）的輸出，以保證晶振不被過分驅(qū)動(dòng)。R1和C1構(gòu)成劃分電壓電路，C1和R1的取值要盡量使反相器的輸出靠近軌到軌（指器件的輸入輸出電壓范圍可以達(dá)到電源電壓）且使晶振的輸入要達(dá)到軌到軌的60%，通常的實(shí)踐是是R1的電阻與C1的容抗相等，如R1 約等于XC1。這使晶振的輸入是反相器輸出的一半。通常需要確保晶振分得的電壓要在晶振所能承受的范圍之內(nèi)，過分的驅(qū)動(dòng)晶振會(huì)損害晶振。使用晶振是要參考制造商的推薦。

　　理想狀況下，反相器會(huì)產(chǎn)生180°的相位偏移，但反相器固有的延遲會(huì)導(dǎo)致一個(gè)與這種延遲成某種比例的額外的的一個(gè)相位偏移。為了確保在在控制回路中產(chǎn)生360°的的相位偏移，需要使π網(wǎng)絡(luò)（回路）產(chǎn)生的相位偏移少于180°。調(diào)節(jié)R1的值就可以完成這個(gè)目標(biāo)。在固定C1和C2的情況下，可以通過調(diào)節(jié)R1的值來更改閉環(huán)增益和相位偏移。在某些應(yīng)用中，遇到上述兩種情況時(shí)R1也可被忽略。

　　一些IC將提到的這些器件（Rf，R1，C1，C2）都集成到了芯片內(nèi)部，如此就可為晶振振蕩電路的設(shè)計(jì)者免去一些擔(dān)憂。在這種情況下只需要將晶振簡(jiǎn)單的連接到芯片給出的兩個(gè)XTAL引腳上即可。

　　提示：

　�。x擇一個(gè)有效串聯(lián)電阻較小的晶振可以有利避免起振時(shí)的問題，且增加回路增益。

　�。s短板上的布線路徑可以減少干擾電容（Cs），這將有利于減小起振問題，同時(shí)有利于晶振振蕩電路頻率的穩(wěn)定性。

　�。疄榱舜_保晶振振蕩器起振良好及振蕩頻率的穩(wěn)定性，需要在適用的溫度和電壓范圍測(cè)試晶振振蕩器電路，必要時(shí)更改各器件的值。

　�。畠�(yōu)化R1值的推薦方式是提前計(jì)算出C1和C2的值并用一個(gè)分壓計(jì)代替R1，設(shè)置分壓計(jì)的初始值近似為XC1。在晶振起振和維持晶振振蕩器穩(wěn)定頻率的條件下，必要時(shí)調(diào)整分壓計(jì)。

　�。朐O(shè)計(jì)出好的晶振振蕩電路，聯(lián)系制造商了解晶振的的特性再根據(jù)以上指標(biāo)來設(shè)計(jì)。

　　（3） 計(jì)算C1和C2的思路

　　根據(jù)MCU的系統(tǒng)時(shí)鐘（SYSCLK）或者與晶振振蕩器關(guān)聯(lián)的時(shí)鐘需求值（芯片會(huì)告知）依據(jù)fa的計(jì)算公式計(jì)算出CL，再有計(jì)算CL的公式和C1與C2近相等的原則得出C1和C2的值。

　　在為芯片設(shè)計(jì)晶振振蕩器的電路時(shí)，首先查看與晶振相連引腳內(nèi)部都集成了哪些部分，Rf與R1是否還需要在外部設(shè)計(jì)。